传AMD下一代Zen 6架构CPU将装备12核CCD

依据油管博主“摩尔定律已死”走漏，下代AMD的架将装下一代Zen6“Medusa Ridge”CPU或许运用12核CCD。这意味着AMD的备核方针是经过下一代锐龙处理器大幅添加CPU中心数量。假定AMD坚持其规范的下代双CCD锐龙9规划方案，AMD的架将装下一代锐龙9 CPU每个CCD的CPU中心数量将添加50%，一共或许有24个中心。备核

据报道，下代这些新的架将装12核Zen6 CCD将用于AMD的下一代CPU产品线。据报道，备核它们将用于AMD的下代下一代EPYC（Venice）CPU以及他们的Medusa Point/Medusa Halo移动CPU。这使得AMD能够在更广泛的架将装CPU上重复运用他们的Zen6 CCD规划，然后添加产值，备核一起下降全体芯片规划本钱。下代

据报道，架将装AMD将运用台积电的备核3nm光刻节点来制作这些12核Zen6 CPU CCD。现在尚不清楚这些CCD将包括多少缓存。假如AMD持续为每个中心供给4MB的L3缓存，AMD的新12核CCD将具有48MB的L3缓存（不含V-Cache），这将比AMD的8核Zen5 CCD添加50%。但是，这种添加的缓存巨细仅仅猜想，由于AMD或许会在其Zen6 CPU上采纳不同的方向。

正如之前走漏的音讯所暗示的那样，AMD的Zen6 CPU将在其CPU CCD和IO芯片之间运用一种新的互连。摩尔定律已死的音讯来源称，AMD将运用硅中介层，为用户供给更高带宽/更低推迟的互连。这应该会下降内存推迟，添加CCD间带宽，并协助AMD进步Zen6的CPU功能。

有了12核CCD，咱们能够预期AMD的下一代锐龙CPU将具有更高的中心数。这将明显进步AMD的多线程功能。新的互连也应该有助于进步AMD双CCD芯片的功能。更低的推迟和更高的芯片间带宽将缓解多CCD AMD CPU在某些作业负载下的功能问题。

(责任编辑：{typename type="name"/})